时钟周期

tuning fork

音叉

因此,上电复位(POR)后或者从休眠中唤醒后的休眠/POR LP、XT 或HS 32 kHz 到20 MHz 1024 个时钟周期(OST)于驱动32.768 kHz 音叉(Tuning Fork)式晶振(钟表RC 振荡器频率与供电电压、电阻(REXT)和电容可通过OSCCON 寄存器的系统时钟选择(SCS)位,

Initial

初始化

图7为整个交通灯控制器测试文件的激励向量部分,每隔10ns ,时钟(clk) 翻转一次,即时钟周期为20ns,初始化(initial) 语句描述的意义为,在0时刻,时钟和使能端(en) 均为0 ,在50ns时,使能端为1,仿真开始,在2550 (50+2500)ns时,仿真结束.

OE

输出使能引脚

数据在每个时钟周期WCLK 信号的上升沿被连续写入FIFO存储器中. 同样,输出端口是由一个连续读时钟(RCLK)和读使能信号(REN)控制,与一个输出使能引脚(OE)共同控制输出信号. CY7C4285V的读、写时序分别如图4、图5所示.

pipelining

流水线操作

它的关键技术在于采用 流水线操作(Pipelining),和等长指令体系结构,使一条指令可以在一个单独操作中完成, 从而实现在一个时钟周期里完成一条或多条指令.同时 RISC 体系还采用了通用快速寄存器 组的结构,大量使用寄存器之间的操作,

instruction pipelining

指令流水线

现代CPU一般都支持指令流水线(instruction pipelining)和预测性执行(speculative execution). 通过将一条指令拆分为多个可以并行执行的阶段,CPU的一个执行核心可以在一个时钟周期内处理多条指令;通过预先将后面的指令读进CPU执行,

Quiescent Line

静态线

15、什么是静态线(quiescent line)? 在当前的时钟周期内它不出现切换. 另外也被称为"stuck-at"线或static线. 串扰(crosstalk)能够引起一个静态线在时钟周期内出现切换. 16、什么是假时钟(false clocking)?

real-time clock

实时钟

实例二--从RTC设备学习中断 系统实时钟 每台PC机都有一个实时钟(Real Time Clock)设备. 在你关闭计算机电源的时候,由它维持系统的日期和时间信息. 此外,它还可以用来产生周期信号,频率变化范围从2Hz到8192Hz--当然,频率必须是2的倍数. 这样该设备就能被...

real-time clock

时钟

实例二--从RTC设备学习中断系统实时钟每台PC机都有一个实时钟(Real Time Clock)设备. 在你关闭计算机电源的时候,由它维持系统的日期和时间信息. 此外,它还可以用来产生周期信号,频率变化范围从2Hz到8192Hz--当然...

tick

滴答

INT_CLOCK EQU 10000:硬件定时器零TimerO的溢出时间,即1个滴答(tick)的时间长度. 默认值是10 000个机器周期. 对于传统的MCS51单片机来说,1个机器周期为12个时钟周期. 如果采用12 MHz的晶振,那么每个机器周期将为lμs,

unit interval

单位时间间隔

(9)单位时间间隔(Unit Interval)缩写为UI,数字串行信号数据信号跳变沿之间的时间间隔. 对应于时钟信号的一个时钟周期. (1)利用可以得到的基准时钟来触发示波器的测量方法,用于定时抖动(Timing)的测量. 基准时钟可以是高稳定度的串行数字信号,

papaya, papaw：番木瓜tLu中国学习动力网

nutmeg 肉豆蔻tLu中国学习动力网 | papaya, papaw 番木瓜tLu中国学习动力网 | guava 番石榴tLu中国学习动力网

abstractive：有抽象能力的

abstractionist 抽象派艺术家 | abstractive 有抽象能力的 | abstractively 抽象地