时钟周期

clock cycle

时钟周期

(1)时钟周期(clock cycle)的频率:8253/8254PIT的本质就是对由晶体振荡器产生的时钟周期进行计数,晶体振荡器在1秒时间内产生的时钟脉冲个数就是时钟周期的频率.

clock cycle

脉冲周期

到达接收端的时间不同步,时钟脉冲相位差降低了信号沿到达的可预测性,如果时钟脉冲相位差太大,会在接收端产生错误的信号,如图1所示.传输线时延已经成为时钟脉冲周期(Clock Cycle)中的重要部分.

clock cycle

时钟(脉冲)周期

时钟脉冲相位差是指同时产生的两个时钟信号,到达接收端的时间不同步. 时钟脉冲相位差降低了信号沿到达的可预测性,如果时钟脉冲相位差太大,会在接收端产生错误的信号,如图l所示. 传输线时延已经成为时钟脉冲周期(Clock Cycle)中的重要部分.

clock cycle

同步脉冲周期

climatic pessimum气候恶劣期 | clock cycle同步脉冲周期 | clock period时钟周期

CLK:Clock Cycle

时钟周期

CISC:Complex Instruction Set Computing,复杂指令集计算机 | CLK:Clock Cycle,时钟周期 | CPU:Center Processing Unit,中央处理器

clock cycle clock rate

时钟周期 时钟频率

cartesian product 笛卡尔积 | clock cycle clock rate 时钟周期时钟频率 | coaxial cable 同轴电缆

CCT: Clock Cycle Time

时钟周期

cc-NUMA: cache-coherent non uniform memory access,连贯缓冲非统一内存寻址 | CCT: Clock Cycle Time,时钟周期 | CD ROM:Compact Disc Read Only Memory,只读光盘

CCT Clock Cycle Timer

时钟周期定时器

CCT Character Class Table 字符分类表 | CCT Clock Cycle Timer 时钟周期定时器 | CCT Connecting Circuit T T型连接电路

CCS Clock Cycle Start

时钟周期起始

CCS Civil Communication Service 民用通信服务 | CCS Clock Cycle Start 时钟周期起始 | CCS Collective Call Sign 集体呼叫信号

False Clocking

假时钟

串扰(Crosstalk)能够引起一个静态线在时钟周期内出现切换. 什么是假时钟(false clocking) 假时钟是指时钟越过阈值(threshold)无意识地改变了状态(有时在VIL 或VIH 之间). 通常由于过分的下冲(undershoot)或串扰(crosstalk)引起.

papaya, papaw：番木瓜tLu中国学习动力网

nutmeg 肉豆蔻tLu中国学习动力网 | papaya, papaw 番木瓜tLu中国学习动力网 | guava 番石榴tLu中国学习动力网

abstractive：有抽象能力的

abstractionist 抽象派艺术家 | abstractive 有抽象能力的 | abstractively 抽象地