时钟

clock cycle

时钟周期

(1)时钟周期(clock cycle)的频率:8253/8254PIT的本质就是对由晶体振荡器产生的时钟周期进行计数,晶体振荡器在1秒时间内产生的时钟脉冲个数就是时钟周期的频率.

clock cycle

时钟(脉冲)周期

时钟脉冲相位差是指同时产生的两个时钟信号,到达接收端的时间不同步. 时钟脉冲相位差降低了信号沿到达的可预测性,如果时钟脉冲相位差太大,会在接收端产生错误的信号,如图l所示. 传输线时延已经成为时钟脉冲周期(Clock Cycle)中的重要部分.

clock cycle clock rate

时钟周期 时钟频率

cartesian product 笛卡尔积 | clock cycle clock rate 时钟周期时钟频率 | coaxial cable 同轴电缆

False Clocking

假时钟

串扰(Crosstalk)能够引起一个静态线在时钟周期内出现切换. 什么是假时钟(false clocking) 假时钟是指时钟越过阈值(threshold)无意识地改变了状态(有时在VIL 或VIH 之间). 通常由于过分的下冲(undershoot)或串扰(crosstalk)引起.

clock control signal

时钟 clock 时钟控制信号

时帧 time-frame | 时钟 clock 时钟控制信号 clock control signal | 时钟脉冲 clock pulse

Horologium

时钟星座

Horologii 时钟座的 | Horologium 时钟星座 | Horologium 时钟座时钟星座

Horologium

时钟座时钟星座

Horologium 时钟星座 | Horologium 时钟座时钟星座 | horse bean 马蚕豆

main clock

主时钟

在这里需要区别一个概念:主时钟和主机时钟主时钟(main clock)是指输入主振荡器的时钟主机时钟(mck)指CPU的时钟频率. 主机时钟可以在4个时钟源中选择(时钟选择器)一个作为本身的时钟

STOP CLOCK OR DO NOT START CLOCK

停止比赛计时钟或不开启比赛计时钟

II. CLOCK-RELATED 与时钟相关 | STOP CLOCK OR DO NOT START CLOCK 停止比赛计时钟或不开启比赛计时钟 | STOP CLOCK FOR FOUL 犯规停表

master clock

主时钟

数字音频信号的传送必须叠加上一个采样时钟信号才可以传递,这个采样信号是来自它自身的时钟振荡器,但是这个振荡器必须时刻地和主时钟(Master Clock)进行同步,如果出现了偏差,Dante会自动调节本地时钟的增加或减少以保持与网络基准主时钟同步.

Burnley：班來

SP Group在瑞德奇、伯明翰和班来(Burnley)拥有4座工厂,有650名员工. 该公司营业额逾6000万英镑,已跻身于英国规模最大同时也最具创新的销售点印刷商行列. 而在中国,有非常多的公司都希望享受包括高速打印,印前服务,

Iconium：伊康

后迁都科尼亚(Konya),古称伊康(Iconium),故又称伊康素丹国. 1080~1081年,苏莱曼先后攻克舍马哈、尼德微、安塔基亚,其势力伸展至小亚细亚西北部和爱琴海岸. 1086年,苏莱曼逝世后,其继任者实行分封制,国内公国林立,互相混战,