串行接口

asci

abbr. asynchronous serial communication interface; 异步串行通讯接口

-1

CS

芯片选择

AD7304的双缓冲串行数据接口利用数据输入(SDI)、时钟(CLK)和芯片选择(CS) 引脚,提供高速、三线式、SPI和微控制器兼容型输入. 通电时,内部上电复位功能使两款器件均处于零电平状态. 将AD7304上的SDI/SHDN引脚和AD7305上的A0/SHDN地址引脚设为三态,

Data-in

数据输入

每个器件具有芯片选择(CS) 、输入-输出时钟(I/O CLK) 、数据输入(DATA IN)以及数据输出(DATA OUT) ,能提供主微处理器的直接4线同步串行外设接口(SPITM,QSPITM)端口.

Propagation Delay

传播延迟

到该帧由输出端口转发出去的时间间隔* 串行延迟(serialization delay)是指实际传输一个分组或数据帧所需的时间,将封装在数据帧中的数据包中的比特放到物理介质上所需的时间* 排队延迟(queuing delay)是指数据包在接口的输出队列等待的时间* 传播延迟(propagation delay)是指数据包通过物理

DTE

数据终端设备

它的全名是"数据终端设备"(DTE)和数据通讯设备(DCE)之间串行二进制数据交换接口技术标准",该标准规定采用一个25个脚的DB-25连接器,对连接器的每个引脚的信号内容加以规定,还对各种信号的电平加以规定.

encoder

编码器

SSI接口(RS422模式),以两根数据线、两根时钟线连接,由接收设备向编码器发出中断的时钟脉冲,绝对的位置值由编码器与时钟脉冲同步输出至接收设备. 由接收设备发出时钟信号触发,编码器从高位(MSB)开始输出与时钟信号同步的串行信号.编 码 器(Encoder)简介

EQUALIZER

均衡器

在比较了多种芯片方案的基础上,提出了基于ITEX芯片组的系统解决方案,并实现了完整的ADSL PCI MODEM样机.该文的第三部分对ADSL专用芯片中均衡器(equalizer)和串行通讯接口模块UART进行了VHDL语言设计和仿真,

halt

停止

LED指示:运行(RUN)/停止(HALT)和系统故障指示. 用一台手提电脑可以在现场或远方方便地连接到D20M专用的维护诊断接口上,用WESMAINT可以监视和模拟实时数据,用D20M监视器(Mornitor)度量和分析串行通信数据,

logging synchronous

禁止节制台信息笼罩命令行上的输出

clock rate 供给正在串止DCE接口下的时钟 | logging synchronous 禁止节制台信息笼罩命令行上的输出 | logout 退出把持台会话

Watch-dog

器

它包括如下一些部件:一个中央处理器CPU、片内随机数据存储器(RAM)、定时器/计数器、数字型I/O接口、全双工串行通行接口、监视跟踪定时器(WATCH DOG)、高速输入/输出(I/O)、中断控制逻辑电路、脉宽调制器(PWM)以及时钟信号发生器与反偏压

Anopheles candidiensis：日月潭疟蚊

\\"疟蚊属\\",\\"Anopheles\\" | \\"日月潭疟蚊\\",\\"Anopheles candidiensis\\" | \\"中华疟蚊\\",\\"Anopheles hyrcanus var. sinensis\\"

Gnome Milnes:GNOME：下的扫雷

2. Games:游戏软件 | 1) Gnome Milnes:GNOME下的扫雷; | 2) Gnibbles:贪吃蛇游戏;