查询词典 clk

CLK：时钟

从左下到右下依次为 空 电压(v)空 数据(DATA) 接地(GND) 时钟(CLK) 再键盘电路板上接头应该有相应定义标志 以此来确认各线的连接

CLK：时钟信号

由VP-0659记录驱动板传送过来的串行数据信号(SIN),时钟信号(CLK),选通信号(STB),分别通过这十二片MSI块驱动热敏元件各工作. 经仔细检查发现电路板上串行数据输人信号(SIN)到MSI片的连接上有轻微裂痕,经处理焊接后,故障排除,

CLK：为时钟

使用VCXO (压控晶体振荡器)作为时钟(CLK)发生器,电子俱乐部网站提供各种电子电路,电路图,原理图,IC资料,技术文章,免费下载等资料,是广大电子工程师所喜爱电子资料网站.

CLK：输入时钟

定时/计数器8253某个通道输入时钟(CLK)的频率为1.1931816MHz,现要定时20ms,采用二进制计数,计算应向8253中写入的计数初值. 设计数初值为N,那么有: ...

clk clerk：(办公室)职员

mgr: manager 经理 | clk: clerk (办公室)职员 | m-f: Monday-Friday 从周一到周五

clk clerk：职员

133 已出港,已結關 CLD Cleared | 134 職員 CLK. Clerk | 135 清潔 CLR Clear

CLK OUT：逻辑时钟输出

CHARGE 充电 | CLK OUT 逻辑时钟输出 | CLK SELECT 时钟选择信号

CLK SELECT：时钟选择信号

CLK OUT 逻辑时钟输出 | CLK SELECT 时钟选择信号 | CODEC 编码

CLK SELECT：时钟选择信号(Motorola手机)

CLK-OUT 逻辑时钟输出 | CLK-SELECT 时钟选择信号(Motorola手机) | DEINTERLEARING 去交织

tohctl CLK：上升沿到控制保持时间

tovctl CLK 上升沿到控制有效 - 90% | tohctl CLK 上升沿到控制保持时间 >0 % - | tovtrans CLK 上升沿到处理类型有效 - 50%

NHL：abbr. non-hodgkin lymphoma; 淋巴瘤

-1

complete ordered field：完备有序体

完全的空间n点形 complete n-point in space | 完备有序体 complete ordered field | 完全正(直)交系 complete orthogonal system